搜尋

會員登入

搜尋

導覽

會員
廣告
廣告
類別:
關鍵字:

搜尋「3D DRAM」,共 467

HBM4將AI記憶體競爭推向更複雜的3D異質整合。除了提高頻寬與堆疊容量,新一代HBM開始把DRAM Stack與Logic Base Die、TSV及先進封裝更緊密整合,製程中的微小Void、Bump異常、Bonding偏移或TSV缺陷,

AI晶片持續拉升HBM需求,記憶體競爭正在由容量、頻寬與傳輸速度,進一步深入「良率工程(Yield Engineering)」。隨著HBM從8層、12層往16層堆疊發展,TSV、Micro-bump與Bonding結構更加密集,任何單層DR

AI基礎建設競爭正從單顆GPU走向整座機櫃架構。AI推論晶片新創d-Matrix宣布,新一代Raptor XPU將導入NVIDIA NVLink Fusion,直接接入NVIDIA MGX機櫃與AI基礎設施平台。這意味第三方客製加速器不必與

中國AI晶片自主化正進入更困難的下半場。華為、寒武紀、沐曦等業者持續推出國產AI加速器,逐步降低對NVIDIA依賴,但真正限制系統效能與量產規模的關鍵,已由單純GPU/NPU設計能力轉向HBM高頻寬記憶體。HBM也因此成為中國建立完整AI算

AI晶片供應鏈的在地化,正從GPU與伺服器進一步延伸至高頻寬記憶體(HBM)。SK hynix於美國印第安納州West Lafayette正式啟動先進封裝基地,投資逾40億美元,規畫2029年下半年開始量產下一代HBM,並且明確將HBM4E

imec的量測專家在本文帶領讀者探索深耕40年的晶圓廠量測與檢測技術,瞭解圖形化和元件創新歷史的四大時期,提供imec前瞻量測發展藍圖,其發展動力與多項重大挑戰相關,包含尺寸微縮和3D技術的興起,還有成本和永續發展需求。

AI PC的競爭常被濃縮成一個數字:NPU有多少TOPS。然而,一部真正可用的AI PC,從來不是把一顆NPU放進既有筆電就完成。

imec的量測專家將在本文帶領讀者探索深耕40年的晶圓廠量測與檢測技術,瞭解圖形化和元件創新歷史的四大時期,同時提供imec的前瞻量測發展藍圖,其發展動力與多項重大挑戰相關,包含尺寸微縮和3D技術的興起,還有成本和永續發展的需求。

為滿足DRAM與先進封裝技術創新需求,應用材料公司近期推出一系列晶片製造新系統,以支援製造新一代AI晶片所需的3D架構。包含專為DRAM晶圓廠打造的磊晶(Epitaxy)系統、化學機械平坦化(CMP)與沉積系統、電子束系統(eBeam),挑

本周2026年IEEE/JSAP超大規模積體電路(VLSI)技術與電路研討會上,比利時微電子研究中心(imec)發表了有關鐵電記憶體研究的兩大進展,鎖定鐵電電容器與鐵電場效電晶體(FET)這兩者作為實現低電壓運作和高密度記憶體整合的潛力方案

於本周進行的2026年IEEE/JSAP超大規模積體電路(VLSI)技術與電路研討會上,比利時微電子研究中心(imec)與索尼(Sony)共同發表一套用來建立超高密度晶背內連的創新整合模組,這些連接是3D堆疊和晶背功能化技術的關鍵組件。 該

過去兩年間,我們見證了AI數據中心對大容量記憶體近乎瘋狂的渴求。這種需求不僅推升了SK海力士與三星的獲利表現,甚至引發了全球記憶體生產節奏的劇烈震盪。