搜尋

會員登入

搜尋

導覽

會員
廣告
廣告
類別:
關鍵字:

搜尋「SSN」,共 10

西門子數位化工業軟體宣佈與台積電深化合作,展開一系列新技術認證與協作,多項西門子 EDA 產品成功獲得台積電的最新製程技術認證。 台積電設計基礎架構管理部門負責人 Dan Kochpatcharin 表示:「台積電與包括西門子在地的設計生態

西門子數位化工業軟體,日前在台積電 2021開放創新平台 (OIP) 生態系統論壇中宣布,與台積電合作帶來一系列的新產品認證,雙方在雲端支援 IC 設計,以及台積電的全系列 3D 矽晶堆疊與先進封裝技術(3Dfabric)方面,已經達成關鍵

半導體產業的變化,使得Cadence的解決方案不僅完整, 更具備了前後連貫的特色,為的就是希望從問題的源頭開始, 設法將每個環個環結所面臨的問題,作一次性的解決。 過去大家對於EDA(電子設計自動化)的印象,大多停留在扮演晶片設計軟體工具供

觸控市場熱度早已觸發,目前,電阻式是2吋觸控面板最具價格競爭力的解決方案,但投射式電容受歡迎程度快速增加,已有主流姿態,並挾平板風潮從小尺寸進展至中大尺寸。光學觸控的應用則被限制在AIO電腦,待解決的問題仍然不少。 AIO電腦與平板電腦成為後進驅動力,智慧型手機也吹起大螢幕風,觸控面板的尺寸開始加大,這波商機熱度目前才剛起頭,三年內投射式電容將是主流,預估持續十年不是問題。

目前,3D-IC定義並不相同,有人認為只要將一顆 die 放在一個substrate 上就是 3D integration,這似乎與將Chip 放在PCB上面沒有兩樣,頂多稱之為3D Package。3D-IC與3D 封裝 (package)不同的是,3D Package 裡面的元件是離散的,都是在元件的週邊利用 bonding wire 相接,但是 3D IC 卻是一個獨立的 IC,透過垂直與水平整合來大量提高集積密度。本文延續上期內容,從TSV製程來解析關鍵名詞。

Altera公司近日發佈Quartus II軟體版本9.0——CPLD、FPGA和HardCopy ASIC開發環境。9.0版全面支援Altera的收發器FPGA和HardCopy ASIC系列產品。這一個最新版Quartus II開發環境

可重覆使用的矽智財(Intellectual Property, IP),在理論上可降低晶片系統的設計時間。但是在系統整合階段,各個IP間的相互影響,尤其是同步切換雜訊(Simultaneous Switching Noise, SSN)所造成的信號與電源完整性問題,經常會影響到系統運作,是決定晶片系統最終是否成功的重要因素之一。本文在此對SSN進行介紹,並探討考慮SSN影響下的系統整合問題。

DDR儲存技術的發展,讓工程師面臨著性能驗證和測試的難題。除了產品互通性問題和信號品質,還需要結合EDA設計軟體模擬分析電路信號完整性。透過EDA、示波器和其他硬體的結合,工程師能以最快的方式完成設計,並可運用DDR分析軟體完成實體驗證,加速產品上市的時間。