搜尋

會員登入

搜尋

導覽

會員
廣告

Microchip資料中心伺服器(Data Center Server)時脈與同步模組解決方案

瀏覽次數:90

Microchip提供完整的Timing & Synchronization(時脈與時間同步)產品組合,涵蓋伺服器主板、PCIe®介面、高速網路、AI加速器、儲存系統以及資料中心間的精準時間同步需求。其解決方案可分為「伺服器內部時脈產生與分配」及「資料中心時間同步」兩大類。

現代資料中心時間同步架構

●支援金融機構符合ESMA(歐洲證券及市場管理局)或SIP(Securities Information Processor)等監管要求,其對授時(Time-of-Day)精度要求可達100微秒(μs)

●採用PTP Grandmaster(主授時鐘)作為全網路時間基準來源

●Spine/Leaf(脊葉式)網路交換器搭載Broadcom Tomahawk Transparent Clock(透明時鐘)功能,可補償封包傳輸延遲誤差。Spine/Leaf架構是一種廣泛應用於現代資料中心的兩層網路拓撲設計。它取代了傳統的三層架構(核心層 Core、匯聚層 Aggregation及接入層 Access),以降低網路瓶頸並提供更可預測的延遲。

●伺服器網路介面卡(NIC)配備支援IEEE 1588 PTP硬體時間戳記(Hardware Timestamping)的交換器或PHY

●採用開源PTP同步軟體,例如:ptpd或ptp4l

●各大資料中心業者陸續提供統一的高精度時間服務API,例如get_time_ptp(),讓應用程式可直接取得經PTP校準的系統時間雲端服務供應商時間同步方案

‧Google: Spanner分散式資料庫/TrueTime時間同步架構

‧Amazon AWS: Amazon Time Sync Service/AWS Nitro System整合授時架構

‧Meta: Simple PTP /fbclock授時系統

‧Microsoft: W32Time(Windows Time Service)

●伺服器內部時間分配:在伺服器內部,時間資訊通常透過PCIe PTM(Precision Time Measurement)機制於CPU、NIC、FPGA、DPU及其他晶片之間傳遞,其同步精度已足以滿足大部分資料中心應用需求。對於未支援IEEE 1588硬體時間戳記的伺服器平台,部分系統會額外導入1PPS(Pulse Per Second)輸入訊號作為替代方案,以提升系統授時精度

次微秒級資料中心時間同步架構(Sub-Microsecond Data Center Synchronization)

●升級為雙備援 PTP Grandmaster(主授時鐘)架構,並搭配銫原子鐘(Cesium Atomic Clock)作為長時間 GNSS 訊號失鎖(GNSS loss)期間的 Holdover 參考源,以確保系統持續維持高精度授時能力

●採用客製化PTP協定,例如Google TrueTime或Meta Simple PTP,以提升大規模資料中心部署的擴充性與同步效率,同時充分發揮硬體時間戳記的精度優勢

●在伺服器內部,時間同步訊號由PCIe PTM進一步升級為 ePPS(Embedded Pulse Per Second)分配機制,以獲得更高的時間同步精度及更低的延遲誤差

對於採用Broadcom乙太網路晶片組且不支援PCIe PTM的伺服器平台,BroadSync技術可提供有效的頻率與時間同步功能,有助於建構高精度授時架構。

●由於伺服器內部包含CPU、NIC、DPU、GPU、FPGA及儲存控制器等多個需要同步時間的硬體端點,因此採用集中式M.2 Timing Module(M.2時序模組)作為全系統授時核心,可大幅簡化時間分配架構並提升同步一致性

資料中心時間同步技術

支援SyncE(同步乙太網路)及IEEE 1588 PTP應用的多通道PLL(鎖相迴路)架構

●提供高精度頻率恢復

●支援多個參考時脈輸入

●實現低抖動(Low Jitter)時脈同步

高可靠度PTP軟體與先進高精度同步演算法

●支援IEEE 1588 Precision Time Protocol(PTP)

●提供高精度時間同步

●支援硬體時間戳記

●提升大型資料中心同步效率與穩定性

採用OCXO/TCXO滿足Holdover守時需求

●GNSS訊號中斷時維持頻率穩定度

●降低頻率漂移

●提供長時間高精度授時能力

●確保關鍵網路與資料中心服務持續運作

主機板級時間同步架構

資料中心同步應用:RAN(Radio Access Network)無線接取網路伺服器,網路效能最佳化,AI資料中心與雲端運算平台,分散式資料庫與金融交易系統Intel®參考設計平台:採用Intel Xeon® 6 SoC與Intel E830 系列乙太網路控制器的Boulder Mesa參考設計。

Timing Architecture 時序架構

Microchip MD-990-0011時鐘同步模組(Timing Module)

MD-990-0011高精度網路同步模組提供GNSS、PTP、SyncE與1PPS等多種同步來源輸入,透過內建DPLL技術實現高可靠度時脈同步。模組採用114.285 MHz系統振盪器與10 MHz OCXO守時架構,在外部同步來源中斷時仍可維持優異的Holdover性能,最高可達±1.5 μs / 24 小時。產品採用緊湊的70 × 30 mm M.2模組設計,支援-40°C至+85°C工業級工作溫度範圍,功耗低於6.6W,特別適用於資料中心伺服器、5G前傳/回傳設備、電信同步網路、邊緣運算平台及高可靠度時間同步應用。

Microchip資料中心同步元件

SyncE網路同步器(ZL80132B)

●具備兩個獨立DPLL(數位鎖相迴路)通道,以及三個額外DPLL,支援:NCO Hybrid(混合式數位控制振盪器),Split XO(分離式晶體振盪器),備援式5路輸出頻率合成器

●支援ePPS輸入與輸出

●支援Hitless Reference Switching(無擾參考時鐘切換),切換時不中斷同步服務

●最多支援:10路時鐘輸入,10組差分時鐘輸出,20路CMOS時鐘輸出

●提供每個輸入獨立的DPLL參數設定,可實現更平順的輸入參考源切換

●卓越的輸出抖動效能:在156.25 MHz輸出頻率下積分頻寬12 kHz至20 MHz典型RMS抖動僅100 fs(飛秒)

主要應用

●5G前傳(Fronthaul)與回傳(Backhaul)

●SyncE網路同步

●IEEE 1588v2/PTP時鐘同步系統

●電信級交換器與路由器

●O-RAN與無線基地台設備

●產品特色摘要:雙獨立DPLL架構,支援SyncE與ePPS,無縫時鐘來源切換(Hitless Switching),高達30路時鐘輸出能力

ePPS扇出緩衝器ZL40255A(ePPS Clock Buffer)

採用ZL40255A ePPS扇出緩衝器(ePPS Fanout Buffer),將ePPS訊號分配至主機板上的多個同步端點。

ePPS扇出緩衝器ZL80640B TimeBuffer

網路介面卡(NIC)上配置 ZL80640B TimeBuffer,負責:

●ePPS訊號調理

●時脈清理

●時間訊號扇出

●ePPS 轉換為 1PPS 與高頻參考時脈

恆溫晶體振盪器(Holdover OCXO OX-22x系列)

●保持模式(Holdover)性能優異

●在24小時內的時間誤差小於6微秒(μs)

卓越的溫度穩定度

●在-40°C至+85°C工作溫度範圍內

●頻率變化小於±1 ppb(十億分之一)

優異的老化特性與低ADEV(Allan Deviation)

●長期頻率穩定性佳

●極低相位雜訊與頻率漂移

CMOS石英晶體振盪器

●50 fs超低RMS抖動

●輸出頻率範圍:1 MHz至190 MHz

●工作溫度範圍:-55°C至+125°C

歡迎參閱下列Microchip網址,了解更多相關的產品資訊:

●M.2時鐘同步模組https://www.microchip.com/en-us/products/clock-and-timing/components/synce-ieee-1588/m2-timing-modules

●SyncE網路同步器:https://www.microchip.com/en-us/product/zl80132b

●ePPS扇出緩衝器: https://www.microchip.com/en-us/product/zl80640b

●恆溫晶體振盪器https://www.microchip.com/en-us/product/ox-221

●CMOS石英晶體振盪器https://www.microchip.com/en-us/product/vcc1a

本文作者為:Microchip主任應用工程師 洪金發

打通 3D IC 設計任督二脈:從架構探索到最終簽核的加速實踐

打通 3D IC 設計任督二脈:從架構探索到最終簽核的加速實踐

Chiplet 與異質整合正在改變半導體設計。透過高效能中介層與先進封裝,設計團隊可將不同製程、不同供應商的運算、記憶體、I/O 與加速器 IP,整合為複雜的系統級封裝。…

Chiplet 與異質整合正在改變半導體設計。透過高效能中介層與先進封裝,設計團隊可將不同製程、不同供應商的運算、記憶體…