搜尋

會員登入

搜尋

導覽

會員
廣告
廣告
類別:
關鍵字:

搜尋「矽驗證」,共 56

生成式 AI 正快速改變半導體設計流程,而 AI 的角色也從輔助工具逐漸升級為參與決策的「工程夥伴」。從西門子 EDA 在年度技術論壇所揭示的發展方向可看出,EDA(電子設計自動化)產業競爭已不再只是提升單一工具效能,而是朝向 AI 原生(

多家領先的汽車原始設備製造商(OEM)、一級供應商、半導體製造商和生態系統合作夥伴共同宣佈成立OpenGMSL聯盟,旨在彙聚產業力量,將影像和/或高速資料的SerDes傳輸打造為全球汽車生態系統的開放標準。 從ADAS(先進駕駛輔助系統)到

M31日前宣布,其ONFi5.1 I/O IP於台積電5奈米(N5)製程平台上完成矽驗證,同時3奈米ONFi6.0 IP也已進行至開發階段。 M31的ONFi5.1 I/O IP在數據傳輸速度上的效能尤為突出,藉由台積電5奈米製程技術,該I

M31 Technology宣布與高塔半導體(Tower Semiconductor)合作,成功開發65奈米製程的SRAM(靜態隨機存取記憶體)和ROM(唯讀記憶體)IP產品,並將設計模組交付客戶端完成驗證,搭配此平台的低功耗元件Analo

隨著PCIe的發展,資料速率提升使得高速串列的設計愈趨複雜。 高速信號測試設備,是PCIe測試驗證中不可或缺的設備。 這些設備能支援更高的資料速率,捕捉並分析高速信號的細微變化。

M31宣布,其M31 MIPI C/D-PHY Combo IP 獲台積電5奈米製程矽驗證,並且已投入於3奈米製程的開發。 這款經驗證的C-PHY和D-PHY IP能夠支援高達每通道6.5G的高速傳輸模式,以及極低功耗操作,使其適用於高解析

高速資料傳輸已成為資料中心、車輛系統、運算和儲存的核心需求。 PCIe作為一種擴充匯流排和插槽介面標準,正引領著這個領域的發展。 在PCIe的開發過程,每個階段都需要評估高速數位系統的訊號品質。

M31科技今日宣布,其7奈米製程快閃記憶體接口ONFI-v5.1 I/O IP已完成矽驗證,支援最高速達3.2GB/s,同時內部已著手開發5奈米ONFI 5.1 IP與3奈米ONFI 6.0 IP,並且已獲美國一線大廠採用,積極佈局人工智慧

力旺電子及其子公司熵碼科技和全球半導體晶圓專工業界的領導廠商聯華電子,今日共同宣布全球首個基於物理不可複製功能(PUF)的嵌入式快閃記憶體(Embedded Flash;eFlash)解決方案通過矽驗證。 嵌入式快閃記憶體因多用於儲存敏感數

Imagination Technologies宣佈其Open Access(開放存取)計劃,藉由無須授權成本,為早期發展階段企業提供一流GPU和AI加速器IP之存取權。 透過降低進入SoC的設計門檻,使成長擴展型(scale-up)企業能

矽智財供應商?星科技(M31 Technology)宣布,已在台積電22奈米製程平台開發完整的實體IP,此技術平台包括超低功耗Ultra-Low Power(22ULP)及超低漏電Ultra-Low Leakage(22ULL)方案,提供客

格羅方德(GLOBALFOUNDRIES)的22nm FD-SOI(22FDX)平台上的嵌入式磁隨機存取記憶體(eMRAM)已正式投入生產。同時格羅方德正與多家客戶共同合作,計劃於2020年實現多重下線生產。格羅方德樹立業界里程碑,證明了e