台灣新竹 — 為客製IC實現更高的設計團隊生產力與電路效能，益華電腦(Cadence Design Systems)今天發表開創性為客製設計方法所設計的Virtuoso Layout Suite EAD (Electrically Aware Design)。這種獨家的設計中電子驗證功能讓設計團隊能夠在創建佈局時，監控電子問題，而不是空等到佈局完成才能夠驗證是否符合原始設計意圖。Virtuoso Layout Suite EAD讓工程師們能夠縮短電路設計循環達30%，同時實現最佳化晶片尺寸與效能。
運用這種創新的技術，工程師們能夠以電子方式即時分析、模擬和驗證互連決策，獲致在電子上能夠正確建構的佈局。這種即時能見度讓工程師們能夠減少對晶片效能與面積產生負面影響的保守設計作業或「過度設計」。
Virtuoso Layout Suite EAD提供：
‧從在Virtuoso類比設計環境中執行的模擬來掌握電流與電壓，然後將電子資訊傳遞到佈局環境的能力
‧ 管理功能，讓電路設計人員能夠設定電子條件(例如相配的電容與電阻)，並且讓佈局設計人員能夠即時觀察這些條件是否吻合
‧ 內建的互連寄生萃取引擎，在產生佈局的當時快速評估佈局，並提供設計中電子檢視以供即時分析和最佳化
‧ 電致遷移(Electromigration，EM)分析，提醒佈局工程師在描繪佈局時所發生的任何EM問題
‧ 部分佈局重複模擬，幫助預防錯誤被深埋在封包後的佈局中，使重新設計減到最少並降低「過度設計」的需求
‧ 電路設計人員與佈局設計人員之間更上層樓的協作，實現電子上能夠正確建構的佈局，完全不受團隊成員所在位置的限制
「Virtuoso Layout Suite EAD代表自動化客製設計的一大進展，讓佈局設計人員與電路設計人員能夠享受對電子問題的更即時能見度，以更高效率彼此合作，實現更佳成果。」Cadence益華電腦晶片實現事業群研發資深副總裁徐季平博士表示：「EAD就是我們不斷地發展Virtuoso平台之承諾的鐵證，確保能夠滿足仰賴Virtuoso以迎接複雜設計挑戰的眾多工程師們的需求。」
