NVIDIA（輝達）今日宣布推出超高速晶片到晶片及晶粒到晶粒的NVIDIA NVLink-C2C互連技術，將允許客製化晶粒與NVIDIA的GPU、CPU、DPU、NIC 和 SoC等產品互連，並為資料中心打造新一代的系統級整合。
相較於NVIDIA晶片上的PCIe Gen 5，採用先進封裝技術的NVIDIA NVLink-C2C互連技術，其能源使用效率提升25倍、面積使用效率提升90倍，達到900GB/s或更高的一致性互連頻寬。
NVIDIA超大規模運算部門副總裁Ian Buck表示：「小晶片和異質運算是因應摩爾定律放緩的必要條件。我們使用自身在高速互連方面的世界級專業技術，建立統一且開放的技術，將協助我們的GPU、DPU、NIC、CPU和SoC創造使用小晶片構建出的新型整合式產品。」
NVIDIA NVLink-C2C與用來連接今日宣布推出的NVIDIA Grace超級晶片系列，以及去年發布的Grace Hopper超級晶片中的處理器晶片的技術相同。現已開放將NVLink-C2C技術用於與NVIDIA晶片進行半客製化的矽晶片整合。
NVIDIA NVLink-C2C支援Arm AMBA Coherent Hub Interface（AMBA CHI）協定。NVIDIA與Arm密切合作並強化AMBA CHI，以支援與其他互連處理器完全一致且安全的加速器。
Arm基礎架構事業部資深副總裁暨總經理Chris Bergey表示：「未來的CPU設計將逐漸改採加速和多晶片的方式，因此在整個商業生態系中支援基於小晶片的SoC變得至關重要。Arm支援廣泛的連接標準，並設計AMBA CHI協定來支援這些未來的技術，包括與NVIDIA合作開發NVLink-C2C，以解決CPU、GPU和DPU之間的一致性連接等使用場景。」
NVIDIA NVLink-C2C建立在NVIDIA世界級的SERDES和LINK設計技術之上，可以從PCB層級的整合及多晶片模組，擴大到矽中介層和晶圓級連接。此舉提供了極高的頻寬，同時又取得最佳的能源使用效率和晶粒面積使用效率。
除了NVLink-C2C，NVIDIA亦將支援本月初宣布的Universal Chiplet Interconnect Express（UCIe）標準。客製化晶片可以使用UCIe標準或NVLink-C2C與NVIDIA的晶片進行整合，而NVLink-C2C針對更低的延遲性、更高的頻寬和更高的功率效率提供最佳化。
NVLink-C2C的關鍵特色包含：
高頻寬：支援處理器與加速器之間的高頻寬一致性資料傳輸
低延遲：支援處理器和加速器之間的原子操作，以對共用資料進行快速同步和高頻率更新
低功耗和高密度：與NVIDIA晶片上的PCIe Gen 5 PHY相比，採用先進封裝技術的NVLink-C2C，其能源使用效率提升25倍、面積使用效率提升90倍
支援產業標準：與Arm的AMBA CHI或CXL產業標準協定合作，實現裝置間的互通性
