ASIC接入NVLink NVIDIA把戰線拉到AI機櫃 (2026.09.11)
AI基礎建設競爭正從單顆GPU走向整座機櫃架構。AI推論晶片新創d-Matrix宣布，新一代Raptor XPU將導入NVIDIA NVLink Fusion，直接接入NVIDIA MGX機櫃與AI基礎設施平台。這意味第三方客製加速器不必與…
搜尋「Tape」，共 353 筆
OpenAI自研ASIC攻推論 AI晶片進入Token效能戰 (2026.08.27)
生成式AI競爭正由模型參數與訓練算力，進一步轉向「推論經濟學」。OpenAI公布首款自研推論ASIC「Jalapeno」實測結果，透過晶片、HBM、網路與Serving軟體協同設計，試圖同時突破高吞吐量與低延遲難以兼得的限制，核心指標也由傳…
Littelfuse發表C&K TDB系列半間距DIP開關 優化高密度PCB空間配置 (2026.05.13)
Littelfuse, Inc.（宣布推出 Littelfuse / C&KR TDB 系列。此系列為超小型、半間距（half-pitch）表面貼裝 DIP 開關，專為空間受限且對可靠性與製造性要求嚴格的高密度 PCB 設計所打造。 隨著電…
艾飛思科技：PCIe將邁入6.0落地、7.0啟動的新階段 (2026.02.05)
在生成式AI與加速運算需求帶動下，作為高效能運算系統核心互連介面的PCI Express（PCIe）正迎來關鍵轉折點。IPASS艾飛思科技（PCIe測試實驗室）執行長沈忠榮指出，2026年將是PCIe從「標準制定」走向「大規模落地」的重要一…
imec推出NanoIC製程設計套件 加速研發邏輯和記憶體微縮技術 (2026.02.03)
迎合現今AI熱潮對於先進邏輯和記憶體需求，由比利時微電子研究中心（imec）協調整合的歐洲研究計畫奈米晶片（NanoIC）試驗製程，持續致力於加速2奈米以後的晶片技術創新。近日更宣布推出兩套全新製程設計套件（PDK），包含用於先進邏輯微縮技…
SEEQC結合台灣半導體實力 加速量子晶片商用化 (2026.01.13)
美國量子計算業者SEEQC宣佈，正式啟動橫跨美台兩地的策略性量子技術生態系統，加速其專有的單通量量子（Single Flux Quantum,SFQ）運算平台邁向商用化。這項跨國合作結合了SEEQC在數位量子控制領域的知識產權，以及台灣頂尖…
台積電2奈米製程進入量產倒數階段 AI與HPC驅動需求暴增 (2025.07.31)
台積電已證實其 2 奈米（N2）製程已進入試產後期階段，並預定於 2025 年下半年正式量產（high?volume production, HVM）。董事長魏哲家強調，N2 製程量產與 3 奈米節點曲線類似，加上單價較高，預期此節點將為公…
esmo group (esmo) announced the launch of its latest product—the Apollo Quad Handler. Designed to bridge the gap between…
英特爾晶圓代工達新里程 2025年生產次世代伺服器與PC晶片 (2024.08.07)
英特爾宣布基於Intel 18A製程的AI PC客戶端處理器Panther Lake和伺服器處理器Clearwater Forest已經完成製造並成功通電、啟動作業系統。英特爾在流片後兩個季度內達成這項里程碑，兩款產品將按計劃於2025年開…
西門子推出全新Calibre 3DThermal軟體 強化3D IC市場布局 (2024.06.30)
西門子數位工業軟體近日宣佈推出 Calibre 3DThermal 軟體，用於 3D 積體電路（3D-IC）熱分析、驗證與除錯。Calibre 3DThermal 將 Calibre 驗證軟體和 Calibre 3DSTACK 軟體的關鍵能…
西門子數位化工業軟體發表新方案 實現設計即正確的IC佈局 (2023.08.02)
西門子數位化工業軟體推出創新解決方案 Calibre DesignEnhancer，能幫助積體電路（IC）、自動佈局佈線（P&R）和全客製化設計團隊在 IC 設計和驗證過程中實現「Calibre 設計即正確」設計佈局修改，從而顯著提高生產力…
AI助攻晶片製造 (2023.07.24)
勤業眾信指出，2023年需特別關注的趨勢之一，是AI設計未來晶片。2023年全球半導體市場預估產值將達6,600億美元，AI不僅帶來經濟規模，還能協助晶片製造商突破摩爾定律邊界，節省時間與金錢。…
英業達推出嵌入式神經網路處理器IP 仰攻AI產業上游IC設計 (2023.06.06)
迎接人工智慧上下游產業持續發展，英業達最新發表「VectorMesh」AI加速器系列，則強調支援先進人工智慧推論運算，不僅擁有低功耗、高效能、高彈性架構3大優點，還率先推出從模型訓練、設計及SoC整合到晶片量產階段，一條龍且客製化的整合服務…
[COMPUTEX] 全面運算解決方案將實現以Arm建構的行動未來 (2023.05.29)
Arm 推出 2023 全面運算解決方案（TCS23），它將成為最重要的行動運算平台，為智慧手機提供優質解決方案。TCS23 透過一整套針對特定工作負載而設計與優化的最新 IP，而這些IP可成為一個完整系統，無縫地協同工作，以滿足使用者對行…
新思科技與台積電合作 優化EDA流程加快台積電N2製程設計 (2023.05.11)
為不斷滿足新一代系統單晶片(SoC) 的嚴格設計目標，新思科技與台積公司合作，在台積公司最先進的 N2 製程中提供數位與客製化設計 EDA 流程。相較於N3E 製程，台積公司N2 製程採用奈米片(nanosheet)電晶體結構，在相同功耗下…
西門子提供EDA多項解決方案 通過台積電最新製程認證 (2023.05.10)
身為台積電的長期合作夥伴，西門子數位化工業軟體日前在台積電2023 年北美技術研討會上公布一系列最新認證，展現雙方協力合作的關鍵成果，將進一步實現西門子EDA技術針對台積電最新製程的全面支援。 其中，西門子EDA領先的IC sign-off…
德商igus發表新款triflex TRX系列拖鏈 滿足產業增效脫碳需求 (2023.03.08)
為迎接國際淨零碳排潮流，德商igus易格斯公司也在今（2023）年台北國際工具機展（TIMTOS）的南港展覽館二館Q0123攤位上，發表多樣增效脫碳、智慧製造解決方案，藉以滿足工具機產業鏈需求，延長零組件的使用壽命、提高機器效能，推動工具機…
新思提供EDA流程與廣泛IP組合 提升台積電N3E製程設計 (2022.11.04)
基於與台積公司長期合作，推動先進製程節點的持續創新，新思科技宣布針對台積公司 N3E 製程技術的多項關鍵成果，新思科技的數位與客製化設計流程已獲得台積公司N3E 製程的認證。此外，該流程與新思科技廣泛的基礎與介面 IP 組合，已在台積公司 …
以設計師為中心的除錯解決方案可縮短驗證時間 (2022.07.28)
「設計錯誤」常被認為是造成 ASIC 和 FPGA 重新設計的主要原因之一。而在這些錯誤當中，有許多類型都可以很容易由「以設計師為中心」的解決方案所捕捉，修正或除錯，進而縮短驗證時間。…
西門子Calibre平台擴充EDA早期設計驗證解決方案 (2022.07.27)
西門子數位化工業軟體近期為其積體電路（IC）實體驗證平台，Calibre擴充了一系列電子設計自動化（EDA）早期設計驗證功能，可將實體和電路驗證任務「shift left」，既在設計與驗證流程的早期階段就識別、分析並解決複雜的IC和晶片級系…