搜尋

會員登入

搜尋

導覽

會員
廣告
廣告
類別:
關鍵字:

搜尋「RTL」,共 395

數十年來,電子設計自動化(EDA)的生產力提升,主要來自效能更高的模擬器、可擴充的形式驗證工具,以及運算能力更強的求解器。然而,隨著 SoC 設計規模持續擴大,單純提升工具效能已不足以因應驗證團隊面臨的挑戰。 今日 RTL 驗證的主要瓶頸,

Chiplet 與異質整合正在改變半導體設計。透過高效能中介層與先進封裝,設計團隊可將不同製程、不同供應商的運算、記憶體、I/O 與加速器 IP,整合為複雜的系統級封裝。相較於大型單晶粒設計,這種方法有助於提升效能與能源效率,也能改善擴充彈

AI晶片戰場正從GPU延燒至雲端服務商自研ASIC。隨Google持續推進下一代TPU,晶片規模、封裝與系統複雜度同步提高,ASIC開發模式也可能由單一供應商承包,逐步轉向多家設計服務商分工,為台灣IC設計服務產業帶來新的成長空間。 根據摩

NVIDIA今日宣布擴充工程專用NVIDIA Agent Toolkit,新增NVIDIA PhysicsNeMo與CUDA-X函式庫。此舉旨在賦能新一代自主式AI工程師,透過AI執行物理推論、複雜模擬與高擬真資料生成,革新全球晶片與系統開

透過FPGA與NPU的雙重防線,現代量測設備成功在最前線截斷了龐大的數據海嘯,將傳統的「採集後分析」轉變為「在採集的瞬間即完成洞察」。

西門子EDA今日於新竹舉行「2025西門子EDA技術論壇」上,並由執行長Mike Ellow領銜首場的主題演講,同時於會後接受媒體的採訪。他強調,面對AI、3D IC與系統級晶片的爆炸性複雜度,傳統的單點設計工具已難以應對,對此西門子EDA

經歷2018年美中、俄烏等各種戰火波及,雖讓曾在2011年起引領工業4.0浪潮的德國仍無法擺脫經濟衰退的困境。但全球卻也在疫情期間迎接數位轉型浪潮、2050年淨零排放願景後,形塑工業5.0趨勢,並可望因2023年Gen AI問世後加速實現。

全球半導體產品和軟體IP授權廠商Ceva公司宣佈,適用於行動、汽車、消費性和物聯網應用的低功耗超寬頻IP產品Ceva-Waves UWB,在中國的維科杯·OFweek 2024汽車行業年度評選中贏得「艙駕一體技術突破獎」。維科杯·OFwee

西門子數位工業軟體近日推出 Catapult AI NN 軟體,可幫助神經網路加速器在ASIC和SoC上進行高階合成(HLS)。Catapult AI NN 是一款全面的解決方案,可對 AI 架構進行神經網路描述,再將其轉換為 C++ 程式

加快設計週期有助於產品更早上市。實現多個設計選項的反覆運算更為簡便、快速。在創建 P4 之後可以獲取有關設計的延遲和系統記憶體需求的詳細資訊,有助於高層設計決策,例如裝置選擇。使用者也可以嘗試不同的選項。

為了在現場可程式設計閘陣列(FPGA)上增強部署高能效人工智慧邊緣解決方案的能力,Microchip公司宣佈收購 Neuronix 人工智慧實驗室。Neuronix人工智慧實驗室提供神經網路稀疏性優化技術,可在保持高精度的同時,降低圖像分類