Cadence推出Palladium Z1硬體驗證模擬平台 (2015.11.18)
益華電腦（Cadence Design Systems）發表Cadence Palladium Z1硬體驗證模擬（emulation）平台，這是資料中心級（datacenter-class）硬體模擬系統，與前一代產品相比，可提供5倍的更高硬…
搜尋「Incisive」，共 23 筆
Cadence發表下一代JasperGold形式驗證平台 (2015.06.17)
新聞摘要 * 整合的Cadence Incisive與JasperGold形式驗證平台相較於以往的解決方案，效能可提高15倍。 * JasperGold平台已整合至系統開發套裝，相較於現有驗證方式可提前三個月發現錯誤。 * JasperGo…
海思半導體擴大採用Cadence工具與IP進行先進製程FinFET設計 (2014.12.17)
全球電子設計創新廠商益華電腦（Cadence）宣布，通訊網路與數位媒體晶片組解決方案供應商海思半導體（HiSilicon）已簽署合作協議，將於16奈米FinFET設計領域大幅擴增採用Cadence數位與客製/類比流程，並於10奈米和7奈米製…
New Automotive Functional Safety Verification Solution, Reducing ISO 26262 Compliance Effort (2014.10.24)
Cadence Design Systems, Inc. introduced its new automotive functional safety verification solution, which reduces the ef…
Cadence發表Protium快速原型平台 以擴展系統級套裝 之低功耗驗證效能 (2014.07.29)
電子設計創新廠商Cadence益華電腦今日宣布，將藉由新一代Cadence Protium快速原型開發平台（Cadence Protium rapid prototyping platform）擴展系統套裝（System Developme…
Protium Rapid Prototyping Platform and Expands System Development Suite Low-Power Verification (2014.07.18)
Cadence Design Systems, Inc. announced an expansion of its System Development Suite with the addition of the new Cadence…
Cadence Incisive 13.2平台建立SoC驗證效能與生產力標準 (2014.01.16)
益華電腦(Cadence Design Systems)發表全新版本的Incisive 功能驗證平台，為整體驗證效能與生產力(productivity)再度建立新標準。針對IP區塊到晶片(block-to-chip)與系統晶片(SoC)驗證…
智原科技採用Cadence數位設計實現與驗證解決方案 (2013.11.18)
益華電腦(Cadence Design Systems, Inc.)今天宣布，位於台灣新竹的智原科技(Faraday Technology Corp.)，透過採用Cadence完整的工具流程，已成功完成該公司最大型的系統單晶片(SoC)專案…
Xilinx Vivado新 UltraFast設計方法 (2013.10.28)
美商賽靈思(Xilinx, Inc.)今日發布Vivado Design Suite 2013.3版本，提供全新的UltraFast設計方法、加強型隨插即用IP的配置、整合與驗證功能，以及局部重新配置 (Partial Reconfigur…
MathWorks發佈可直接從MATLAB產生HDL程式碼之新產品功能 (2012.03.13)
MathWorks公司日前發佈其旗下產品-硬體描述語言轉碼器(HDL Coder)之產品新功能- H，它可自動從MATLAB產生HDL程式碼，允許工程師從廣泛使用的MATLAB中直接實現他們的FPGA和ASIC設計。 MathWorks公司…
終於來了 2012！ (2012.02.22)
傳說中的2012年，終於到來了。 2012年，世界會毀滅。2012年，台灣政局新氣象。2012年，歐債危機正要上演。2012年，中國新任國家主席即將就任。2012年，台灣無薪假人數再創新高。 2012年，看起來會是個「big year」。 …
佈局2020，搶佔科技藍海新商機 (2012.01.06)
全球景氣正陷入不見底的低迷衰退， 電子科技產業也彷彿洩了氣的皮球， 台灣正需要一盞能指引方向的明燈 帶領我們走過這場宛如災難般的黑暗期……
The MathWorks擴大支援電子系統驗證的產品組合 (2008.05.06)
The MathWorks公司正式宣佈旗下EDA模擬器的連結工具系列，可連結MATLAB和Simulink下所開發的系統層模型和演算法，以及三個主要的EDA大廠所提供的數位硬體模擬器。 The MathWorks公司台灣總代理鈦思科技表示，…
G2使用Cadence低功耗方案提高Wi-Fi SoC效能 (2007.11.14)
電子設計自動化與EDA大廠Cadence日前宣佈，G2 Microsystems已經使用Cadence低功耗解決方案開發無線行動跟蹤設備。這種整合度高且容易使用的流程，是以Si2標準的通用功率格式（CPF）為基礎，讓G2 Microsyst…
EDA競賽開鑼 益華嚴陣以待 (2006.07.20)
繼新思（Synopsys）於民國93年9月在台灣成立研發中心後，益華（Cadence）也在總經理張郁禮帶領下，預計將台灣研發中心人員擴充1倍以上，全力搶攻台灣EDA（Electronic Design Automation；EDA）客戶群並…
推動SoC的ESL工具發展現況 (2005.06.01)
使用ESL的設計方式，是近幾年EDA工具開發者一個開發工具的重點方向，當半導體製程推進至奈米等級，嵌入式處理器的應用就相對增多，而嵌入式處理器的應用也會日趨複雜，本文介紹了主要的EDA大廠Synopsys、Cadence、Mentor Graphics於此方面的產品發展。…
益華電腦與COWARE合作推出系統級設計驗證方案 (2004.06.09)
益華電腦與CoWare共同宣布針對複雜的系統單晶片設計，推出可涵蓋電子系統層級之設計驗證作業的全套整合性流程。這套ESL設計驗證解決方案，可使客戶獲得系統層級設計技術，同時讓驗證作業的時間縮短50%。該流程結合了CoWare最新版、以Sys…
Cadence採用Denali PCI Express驗證IP (2004.04.09)
Cadence表示，PCI Express技術是一項新推出的工業標準I/O，目的是在桌上型電腦、行動電話、企業與通訊平台之間，提供區域性的連結功能。PCI Express可以作為企業的中心，以便將跨越儲存、網路、叢集(clustering)…
Cadence驗證平台獲ARM及NVIDIA採用 (2003.06.16)
益華電腦(Cadence)近期表示，安謀國際(ARM)及NVIDIA已決定採用Cadence的Incisive(tm)驗證平台，來進行其奈米等級IC的設計作業。Cadence指出，此平台所提供之全晶片效能，比RTL模擬的方式高出一百倍，並且…
奈米級IC設計趨勢是EDA業者的新挑戰 (2003.04.05)
黃小立指出，Milkyway在業界雖然確實是頗具份量的資料庫，但在Mixsignal方面的技術較弱，而Cadence的設計工具因涵蓋整個晶片生產流程，在資料方面的完整性不輸對手，有信心仍在市場中維持競爭力。…