搜尋

會員登入

搜尋

導覽

會員
廣告
廣告
類別:
關鍵字:

搜尋「Chiplet」,共 146

半導體製造面臨功耗與異質整合的嚴峻挑戰。科林研發(Lam Research)在 2026 會計年度中,科林研發全球營收達 232 億美元,研發投資規模達 24 億美元,展現其在製程技術創新的深厚底蘊。科林研發台灣區總經理郭偉毅博士於 SEM

Chiplet 與異質整合正在改變半導體設計。透過高效能中介層與先進封裝,設計團隊可將不同製程、不同供應商的運算、記憶體、I/O 與加速器 IP,整合為複雜的系統級封裝。相較於大型單晶粒設計,這種方法有助於提升效能與能源效率,也能改善擴充彈

生成式AI帶動算力需求持續攀升,半導體競爭焦點已由單一先進製程,轉向運算、記憶體、封裝與高速互連的系統級整合。台積電在SEMICON Taiwan 2026展前論壇指出,未來AI基礎設施新增容量可能由過去每年約5至6GW,提高至30至40G

基於晶片製程加速邁向2奈米、先進封裝加速異質整合,材料已成為驅動半導體創新與供應鏈韌性的戰略關鍵。SEMI國際半導體產業協會近期也正式成立「SEMI半導體材料聯盟」(SEMI Taiwan Materials Alliance),將以台灣完

AI浪潮正從驅動晶片需求進一步延伸至參與晶片設計。隨著AI資料中心、加速運算及實體AI快速發展,半導體晶片的架構與系統複雜度持續攀升,從先進製程、HBM、先進封裝到高速互連與多物理場設計,都讓傳統依賴工程師大量人工操作的開發模式面臨挑戰。在

AI晶片持續朝大尺寸、Chiplet與異質整合演進,先進封裝競爭也從CoWoS向更多技術路徑擴散。封測大廠力成科技宣布,布局六年的扇出型面板級封裝(FOPLP)已進入量產準備,現有產能已由兩家主要客戶預訂至2030年,預計2027年開始量產

AI晶片戰場正從GPU延燒至雲端服務商自研ASIC。隨Google持續推進下一代TPU,晶片規模、封裝與系統複雜度同步提高,ASIC開發模式也可能由單一供應商承包,逐步轉向多家設計服務商分工,為台灣IC設計服務產業帶來新的成長空間。 根據摩

在半導體產業過去數十年的發展歷程中,摩爾定律始終是算力競賽的最高指引——只要縮小電晶體尺寸,就能換取更高的效能與更低的能耗。然而,隨著先進製程邁向 2 奈米、進入環繞式閘極(GAA)架構與晶背供電(如 A16)的極限領域,物理邊際效益顯著遞

生成式 AI 正快速改變半導體設計流程,而 AI 的角色也從輔助工具逐漸升級為參與決策的「工程夥伴」。從西門子 EDA 在年度技術論壇所揭示的發展方向可看出,EDA(電子設計自動化)產業競爭已不再只是提升單一工具效能,而是朝向 AI 原生(

市場研究機構TechInsights日前發表2026年《全球先進封裝展望報告(Advanced Packaging Outlook Report)》報告,指出2026年下半年將是「光電共封裝(CPO)」走向商業化主流的關鍵時間點。 Tech

在晶片封裝技術不斷推向物理極限之際,傳統有機材質(如 ABF)載板在應對大尺寸、高密度晶片時,逐漸面臨訊號損耗與結構翹曲等瓶頸,這使得具備高平坦度、低熱膨脹係數與優異電氣特性的「玻璃基板(Glass Core Substrate)」,正式被

為滿足日益增長的AI基礎設施需求,AMD將於台灣產業體系投資超過100億美元,以擴大策略合作夥伴關係,並提升下一代AI基礎設施的先進封裝製造產能。 透過與台灣及全球的策略夥伴密切合作,AMD正持續推動先進的晶片、封裝與製造技術,以實現更高的

國科會於第32次園區審議會中核准5案進駐科學園區,總投資金額達新臺幣7.9億元。本次核准案涵蓋綠能環保、第三代半導體及ASIC設計服務,顯見科學園區持續吸引高階技術投資,完善臺灣高科技產業鏈布局,並對接全球淨零碳排趨勢與AI運算需求。 南部

歐洲先進運算架構供應商Semidynamics與CPU設計商SiPearl宣佈達成策略合作,將共同開發專為雲端大規模AI推論設計的機櫃級運算平台,為歐洲公私部門提供高效能且低功耗的自主運算方案。 雙方的合作核心鎖定於「技術主權」,致力於支持