打通 3D IC 設計任督二脈：從架構探索到最終簽核的加速實踐 (2026.09.03)

Chiplet 與異質整合正在改變半導體設計。透過高效能中介層與先進封裝，設計團隊可將不同製程、不同供應商的運算、記憶體、I／O 與加速器 IP，整合為複雜的系統級封裝。相較於大型單晶粒設計，這種方法有助於提升效能與能源效率，也能改善擴充彈…

Cadence發表業界首款小晶片和先進封裝3DIC平台 加速系統創新 (2021.10.13)

Cadence Design Systems今天宣布，正式推出CadenceO Integrity 3D-IC平台，為業界首個全面、高容量的3D-IC平台，將設計規劃、實現和系統分析，整合在單個且統一的管理介面上。此一整合型3D-IC平台，…

Mentor擴展台積電InFO與CoWoS設計流程解決方案協助推動IC創新 (2017.09.21)

Siemens業務部門Mentor宣佈，已為其Calibre nmPlatform、Analog FastSPICE (AFS) 平台、Xpedition Package Integrator和Xpedition Package Desig…

優化TSMC InFO封裝技術 Cadence推出全面整合設計流程 (2017.03.31)

為提供行動通訊及物聯網（IoT）應用的設計及分析能力和跨晶粒（Cross-die）互動建模，全球電子設計廠商益華電腦（Cadence）宣佈針對台積公司先進晶圓級整合式扇出（InFO）封裝技術推出更優化的全面整合設計流程。 Cadence產品…