Cadence推出全新Celsius Studio AI熱管理平台 推進ECAD/MCAD整合 (2024.02.06)
益華電腦 (Cadence Design Systems, Inc.) 宣布，推出Cadence Celsius Studio，這是業界首款用於電子系統的完整 AI 散熱設計和分析解決方案。除了 應用於PCB 和完整電子組件的電子散熱設計，…
搜尋「設計實現系統」，共 28 筆
群聯採Cadence Cerebrus AI驅動晶片最佳化工具 加速產品開發 (2024.01.31)
群聯電子日前已成功採用Cadence Cerebrus智慧晶片設計工具(Intelligent Chip Explorer)和完整的Cadence RTL-to-GDS數位化全流程，優化其下一代12nm製程NAND儲存控制晶片。Cadenc…
創意採Cadence Integrity 3D-IC平台 實現3D FinFET 製程晶片設計 (2024.01.14)
益華電腦（Cadence）宣布，其Cadence Integrity 3D-IC 平台獲創意電子採用，並已成功用於先進 FinFET 製程上實現複雜的 3D 堆疊晶片設計，並完成投片。 該設計採Cadence Integrity 3D-IC…
修復高達95% Cadence推出生成式AI自動識別和解決EM-IR違規技術 (2023.11.16)
益華電腦(Cadence Design Systems, Inc.）宣布，推出新的 Cadence Voltus InsightAI，這是業界首款生成AI技術，可在設計過程早期自動識別 EM-IR 壓降違規的根本原因，因而可以最有效率的選擇…
瑞昱採用Cadence Tempus時序方案 完成N12製程晶片設計 (2023.11.08)
益華電腦(Cadence Design Systems, Inc.）宣布，全球頂尖的網路與多媒體晶片大廠瑞昱半導體成功使用Cadence Tempus時序解決方案，完成N12高效能CPU核心簽核任務，同時大幅提升功耗、效能和面積 (PPA)…
創意電子採用Cadence數位方案 完成首款台積電N3製程晶片 (2023.02.02)
益華電腦(Cadence Design Systems, Inc.) 宣布，創意電子採用Cadence數位解決方案成功完成先進的高效能運算(HPC)設計和CPU設計。其中，HPC設計採用了台積電先進的N3製程，運用Cadence Innov…
Cadence數位與客製/類比流程 獲台積電N4P和N3E製程技術認證 (2022.11.03)
益華電腦(Cadence Design Systems, Inc.)宣布，Cadence數位與客製/類比設計流程，通過台積電N4P與N3E製程認證，支持最新的設計規則手冊(DRM)與FINFLEX技術。Cadenc為台積電N4P和 N3E …
Cadence推出全新Certus設計收斂方案 實現十倍快全晶片同步優化簽核 (2022.10.13)
益華電腦(Cadence Design Systems, Inc.) 宣布推出全新的Cadence Certus設計收斂解決方案(Closure Solution)，以應對晶片層級設計在尺寸及複雜性上所面臨日益增長的挑戰。Cadence C…
儒卓力提供小型RECOM AC/DC封閉式電源供應器 (2022.01.04)
RECOM的RACM1200-V電源供應器的無風扇設計實現系統長期可用性，以特殊底板冷卻設計支援散熱，並實現高達1000 W的持續輸出功率。在升壓模式下，可提供高達 1200W輸出功率長達10秒，在系統氣流充足的情況下可持續更長時間。這款電…
Cadence數位、客製與類比流程 獲台積電3奈米和4奈米製程認證 (2021.11.11)
Cadence Design Systems, Inc.宣布，其數位和客製/類比流程已獲得台積電 N3 和 N4 製程技術的認證，以支持最新的設計規則手冊 (DRM)。Cadence 和台積電雙方持續的合作，為台積電 N3 和 N4 製程提…
Cadence推出機器學習為基礎的Cerebrus工具 提升10倍生產力 (2021.07.23)
Cadence Design Systems, Inc.(益華電腦)今天宣布推出 Cadence Cerebrus 智慧晶片設計工具 (Cadence Cerebrus Intelligent Chip Explorer)，這是一款以機器學…
Cadence與聯電合作開發22ULP/ULL製程認證 加速5G與車用設計 (2021.07.13)
聯華電子今日宣布，Cadence優化的數位全流程，已獲得聯華電子22 奈米超低功耗 (ULP) 與 22 奈米超低漏電 (ULL) 製程技術認證，以加速消費、5G 和汽車應用設計。該流程結合了用於超低功耗設計的領先設計實現和簽核技術，協助共…
Cadence獲2020年四項台積電開放創新平台合作夥伴大獎 (2020.11.04)
益華電腦(Cadence Design Systems, Inc.) 宣布，其因矽智財與電子設計自動化解決方案，榮獲台積電頒發四項開放創新平台 (OIP) 年度合作夥伴大獎。Cadence因與台積電共同開發3奈米設計架構、三維積體電路(3D…
Cadence數位與客製/類比EDA流程 獲台積電N6及N5製程認證 (2020.06.08)
全球電子設計廠商益華電腦(Cadence Design Systems, Inc.)宣佈，為台積電N6及N5製程技術提供優化結果，增強其數位全流程及客製/類比工具套裝。Cadence工具套裝運用於台積電最新N6及N5製程技術，已通過台積電設…
Cadence為Arm CPU行動裝置開發 強化數位流程及驗證套件 (2020.06.02)
電子設計商益華電腦(Cadence Design Systems, Inc.)宣布擴大與Arm的長期合作關係，強化以Arm Cortex- A78和Cortex-X1 CPU為設計基礎的行動裝置開發。為了推動Cortex-A78和Corte…
Cadence發表iSpatial技術與新數位流程 提升晶片PPA目標 (2020.04.23)
為因應更趨複雜的晶片設計與先進製程需求，電子設計自動化（EDA）方案供應商益華電腦（Cadence Design Systems）宣布，推出全新的數位全流程，結合新推出的iSpatial技術與機器學習（ML）功能，能大幅縮短整體晶片開發的時…
Cadence優化數位全流程 提供達3倍的生產力並提升結果品質 (2020.03.18)
益華電腦(Cadence Design Systems)宣布，推出全新的數位全流程，該流程經數百個先進製程設計定案所驗證，可進一步優化包括汽車、行動、網路、高效能運算及人工智慧（AI）等各種應用領域的功耗、效能及面積（PPA）結果．該流程具…
Cadence加速ARM Cortex-M23及M33處理器的設計實現與簽核 (2016.10.26)
商益華電腦(Cadence)推出專為ARM Cortex-M23及Cortex-M33處理器打造的Cadence快速採用套件(RAK)，協助業界開發安全的物聯網(IoT)應用。Cadence RAK包含完整的數位實施與簽核流程，設計人員可據…
Cadence數位與客製/類比工具通過台積電10nm FinFET製程認證 (2015.04.13)
益華電腦（Cadence）的數位與客製/類比工具軟體已通過TSMC台積公司最新10奈米FinFET製程技術的設計參考手冊（Design Rule Manual, DRM）與SPICE模型認證。 Cadence客製/類比和數位設計實現與sig…
Cadence新款Innovus設計實現系統具有週轉高時效 (2015.03.12)
益華電腦（Cadence）發表Cadence Innovus設計實現系統，這是新一代的實體設計實現解決方案，讓系統晶片（system-on-chip；SoC）開發人員能夠提供具備功耗、效能與面積（PPA）的設計，同時加速上市前置時間。Inn…