算力天花板不再取決於奈米 先進封裝擴產將決定AI晶片命運 (2026.08.25)
在半導體產業過去數十年的發展歷程中，摩爾定律始終是算力競賽的最高指引——只要縮小電晶體尺寸，就能換取更高的效能與更低的能耗。然而，隨著先進製程邁向 2 奈米、進入環繞式閘極（GAA）架構與晶背供電（如 A16）的極限領域，物理邊際效益顯著遞…
搜尋「晶背供電」，共 21 筆
深耕40年的晶圓廠量測與檢測：重大里程碑和未來發展 (2026.08.20)
imec的量測專家在本文帶領讀者探索深耕40年的晶圓廠量測與檢測技術，瞭解圖形化和元件創新歷史的四大時期，提供imec前瞻量測發展藍圖，其發展動力與多項重大挑戰相關，包含尺寸微縮和3D技術的興起，還有成本和永續發展需求。…
深耕40年的晶圓廠量測與檢測：重大里程碑和未來發展 (2026.08.11)
imec的量測專家將在本文帶領讀者探索深耕40年的晶圓廠量測與檢測技術，瞭解圖形化和元件創新歷史的四大時期，同時提供imec的前瞻量測發展藍圖，其發展動力與多項重大挑戰相關，包含尺寸微縮和3D技術的興起，還有成本和永續發展的需求。…
imec推出NanoIC製程設計套件 加速研發邏輯和記憶體微縮技術 (2026.02.03)
迎合現今AI熱潮對於先進邏輯和記憶體需求，由比利時微電子研究中心（imec）協調整合的歐洲研究計畫奈米晶片（NanoIC）試驗製程，持續致力於加速2奈米以後的晶片技術創新。近日更宣布推出兩套全新製程設計套件（PDK），包含用於先進邏輯微縮技…
2 奈米世代良率決勝負 台積電拉開與三星的關鍵差距 (2025.12.24)
隨著 2026年智慧型手機與AI晶片邁入2 奈米（nm）元年，先進製程競賽全面升溫。供應鏈最新動向顯示，台積電位於新竹寶山與高雄的2奈米產線，在量產前夕即被核心客戶全面預訂，2026年產能幾近售罄。然而即便在「產能告急」與成本壓力並存的情況…
面對3D堆疊與混合接合挑戰 晶圓量測進入超高速時代 (2025.11.20)
隨著半導體邁向更小製程節點、3D堆疊與先進封裝設計，晶圓幾何形貌的微小差異，已成為影響良率與性能的關鍵變因。晶片設計愈複雜，材料疊層愈多，製程整合挑戰也隨之放大，在混合接合、晶背供電與高堆疊NAND等先進技術導入下，僅有奈米級的翹曲或高度偏…
應用材料展示AI創新技術 驅動節能高效運算晶片發展 (2025.09.16)
迎接AI時代創新製程需求，應用材料公司於甫落幕的SEMICON Taiwan 2025國際半導體展論壇上，展示旗下先進封裝、製程創新與永續發展的關鍵技術，並透過該公司廣泛且互連的材料工程解決方案組合，實現構成AI和高效能運算基礎的重大裝置變…
SEMICON Taiwan 2025啟動 邁向30週年里程碑 (2025.06.17)
SEMI 國際半導體產業協會今（17）日宣布，SEMICON Taiwan 2025將於9月8日至12日舉行。適逢在台30週年，本屆展會將首度擴大為期一週的「國際半導體週」，進一步強化全球合作與技術交流。 展會將於9月8日以系列高峰論壇揭開…
工研院 VLSI TSA國際研討會登場 聚焦高效能運算、矽光子、量子計算 (2025.04.24)
由工研院主辦、邁入第42年的半導體盛會「2025國際超大型積體電路技術、系統暨應用研討會」（VLSI TSA），今年聚焦AI帶動的半導體科技革新，共有逾千位半導體專業人士參與。與會者指出，台灣具備強大的先進封裝與晶片製造實力，應在異質整合、…
SEMI：2025年全球晶圓廠設備投資破千億 晶背供電、2nm技術可望量產 (2025.03.27)
SEMI國際半導體產業協會於今（27）日公布最新一季全球晶圓廠預測報告（World Fab Forecast）中指出，2025年全球用於前端設施的晶圓廠設備支出，將自2020年以來連續6年成長，較去年同比上升2%達1,100 億美元。 其中…
半導體業界持續革命性創新 有助於實現兆級電晶體時代微縮需求 (2024.12.09)
隨著人工智慧（AI）應用迅速崛起，從生成式AI到自動駕駛和邊緣運算，對半導體晶片的需求也隨之激增。這些應用要求更高效能、更低功耗以及更高的設計靈活性。尤其在2030年實現單晶片容納1兆個電晶體的目標下，半導體產業面臨著重大挑戰：電晶體和晶片…
應材發表新晶片佈線技術 實現更節能AI運算 (2024.07.09)
基於現今人工智慧（AI）時代需要更節能的運算，尤其是在晶片佈線和堆疊方式對於效能和能耗至關重要。應用材料公司今（9）日於美國SEMICON WEST 2024展會，發表兩項新材料工程創新技術，旨在將銅互聯電網佈線微縮到2奈米及以下的邏輯節點…
imec推出首款2奈米製程設計套件 引領設計路徑探尋 (2024.03.11)
於日前舉行的2024年IEEE國際固態電路會議（ISSCC）上，比利時微電子研究中心（imec）推出一款開放式製程設計套件（PDK），該套件配備一套由EUROPRACTICE平台提供的共訓練程式。利用這款套件，將能透過imec開發的2奈米技…
imec總裁：2023是AI關鍵年 快速影響每個人 (2024.02.19)
歷史每天都在開展，唯有時間流逝才會顯現出事件帶來的真正影響，而2023年是不凡的一年。隨著人工智慧竄起，如今變得人人唾手可得，2023年無疑是新紀元的開端。…
英特爾下世代電晶體微縮技術突破 鎖定應用於未來製程節點 (2023.12.12)
英特爾公開多項技術突破，為公司未來的製程藍圖保留了創新發展，凸顯摩爾定律的延續和進化。在今年 IEEE 國際電子元件會議（IEDM）上，英特爾研究人員展示了結合晶片背部供電和直接背部接觸的3D堆疊 CMOS（互補金屬氧化物半導體）電晶體的最…
晶背供電技術的DTCO設計方案 (2023.08.11)
比利時微電子研究中心（imec）於本文攜手矽智財公司Arm，介紹一種展示特定晶背供電網路設計的設計技術協同優化（DTCO）方案，其中採用了奈米矽穿孔及埋入式電源軌來進行晶背佈線。…
系統技術協同優化 突破晶片系統的微縮瓶頸 (2023.06.25)
本文內容說明系統技術協同優化（STCO）如何輔助設計技術協同優化（DTCO）來面對這些設計需求。…
英特爾首推背部供電方案 實現90％單元利用率 (2023.06.06)
英特爾是首家在類產品的測試晶片上實作背部供電的公司，達成推動世界進入下個運算時代所需的效能。英特爾領先業界的晶片背部供電解決方案－PowerVia，將於2024上半年在Intel 20A製程節點推出。藉由將電源迴路移至晶圓的背面，解決因晶片…
imec觀點：微影圖形化技術的創新與挑戰 (2023.05.15)
此篇訪談中，比利時微電子研究中心（imec）先進圖形化製程與材料研究計畫的高級研發SVP Steven Scheer以近期及長期發展的觀點，聚焦圖形化技術所面臨的研發挑戰與創新。…
推動2D/3D IC升級 打造絕無僅有生醫感測晶片 (2022.06.22)
隨著半導體先進製程推進到2奈米（nm）之後，晶片微縮電路的布線與架構，就成為性能與可靠度的發展關鍵，而imec的論文則為2奈米以下的晶片製程找到了一條兼具可行性與可靠度的道路。…