台積電攜手陽明交大研發突破0.42奈米絕緣層解開二維半導體瓶頸 (2026.08.11)
陽明交通大學與台積電（TSMC）聯合研究團隊於近日傳出重大技術突破，成功在單層二硫化鉬（MoS?）等二維半導體材料上，建立起僅 0.42 奈米 厚的超薄氧化鋁（Al?O?）絕緣層，解決了業界困擾多年的原子級閘極介電層控制難題，為邁向 Sub…
搜尋「介電層」，共 64 筆
imec推動2D材料元件技術超越現有頂尖方案 促進未來邏輯技術發展 (2025.12.10)
於本周2025年國際電機電子工程師學會（IEEE）上，imec展示了包含單層二硒化鎢（WSe2）通道的p型場效電晶體（pFET）所具備的顯著性能升級，以及用於源極／汲極接點成形和閘極堆疊整合且與晶圓廠相容的改良版模組。這些研究成果透過ime…
[SEMICON Taiwan] 科林研發：突破摩爾定律極限 3D封裝設備加速AI晶片落地 (2025.09.11)
人工智慧與高效能運算需求快速成長，全球晶片產業正加速走向 3D 堆疊與異質整合的新時代。然而，在帶來運算效能飛躍的同時，這些先進封裝技術也揭露了製造端的嚴峻挑戰。 小晶片（chiplet）架構已成為支撐 AI 的關鍵技術，透過記憶體與處理單…
台灣供應鏈突圍與全球先進封裝競局 (2025.09.08)
本文聚焦台灣供應鏈如何化解卡點，並延伸至HBM4／HBM4e技術節點與美日韓擴產後的全球競局。…
解鎖新一代3D NAND快閃記憶體的垂直間距微縮 (2025.07.15)
3D NAND快閃記憶體的產品目前配有超過300層堆疊氧化層和字元線層，以滿足位元儲存能力方面的需求。imec正在開發兩項可在不犧牲記憶體運作和可靠度的情況下實現垂直間距微縮的關鍵技術：氣隙整合與電荷捕捉層分離。…
興大和成大聯手打造全球首見懸浮式鐵電二維電晶體 (2025.07.04)
突破材料限制開啟建構晶片新局面。在國科會自然司、尖端晶體材料開發及製作計畫與A世代前瞻半導體專案計畫，以及教育部特色領域研究中心計劃的大力支持下，由中興大學與成功大學共組的研究團隊，成功研發出全球首見的「懸浮式鐵電膜整合二維電晶體」技術成果…
俄羅斯開發次埃級製程技術 量子處理器發展取得突破 (2025.06.15)
鮑曼莫斯科國立技術大學（BMSTU）與俄羅斯國營杜霍夫自動化科學研究院（VNIIA）合作，成功開發出一種用於下一代處理器的次埃級（sub-angstrom）製程技術。這項名為 iDEA（離子束誘導缺陷活化） 的創新技術，能夠以正負0.2埃（…
半鑲嵌金屬化：後段製程的轉折點？ (2025.01.03)
五年多前，比利時微電子研究中心（imec）提出了半鑲嵌（semi-damascene）這個全新的模組方法，以應對先進技術節點銅雙鑲嵌製程所面臨的RC延遲增加問題。…
鍺：綠色回收與半導體科技的新未來 (2024.10.24)
鍺的環保回收值得關注，特別是從電子廢棄物中回收鍺，提高回收率並降低成本，減少資源浪費降低環境負荷。此外，鍺近來在半導體先進製程中扮演要角，無疑也是一個值得重視和推進的方向。…
科林研發推出Lam Cryo 3.0低溫蝕刻技術 加速3D NAND在AI時代的微縮 (2024.08.06)
Lam Research 科林研發推出 Lam Cryo 3.0，這是該公司經過生產驗證的第三代低溫介電層蝕刻技術，擴大了在 3D NAND 快閃記憶體蝕刻領域的領先地位。隨著生成式人工智慧（AI）的普及不斷推動更大容量和更高效能記憶體的需…
Lam Research以Lam Cryo 3.0 低溫蝕刻技術加速實現3D NAND目標 (2024.08.06)
隨著生成式人工智慧（AI）普及推升更大容量和更高效能記憶體的需求，Lam Research科林研發推出第三代低溫介電層蝕刻技術Lam Cryo 3.0，已經過生產驗證，擴大在3D NAND快閃記憶體蝕刻領域的地位。Lam Cryo 3.0 …
imec展示單片式CFET功能元件 成功垂直堆疊金屬接點 (2024.06.21)
於本周舉行的2024年IEEE國際超大型積體電路技術研討會（VLSI Symposium）上，比利時微電子研究中心（imec）首次展示了具備電性功能的CMOS互補式場效電晶體（CFET）元件，該元件包含採用垂直堆疊技術形成的底層與頂層源極／…
鎖定5G先進基地台及行動裝置應用 imec展示高效能矽基氮化鎵 (2023.12.14)
於本周舉行的2023年IEEE國際電子會議（IEDM）上，比利時微電子研究中心（imec）發表了在8吋矽晶圓上製造的氮化鋁（AlN）／氮化鎵（GaN）金屬—絕緣體—半導體（MIS）高電子遷移率電晶體（HEMT），該元件能在28GHz的操作頻…
應材創新混合鍵合與矽穿孔技術 精進異質晶片整合能力 (2023.07.13)
面對當前國際半導體市場競爭加劇，應用材料公司也趁勢推出新式材料、技術和系統，將協助晶片製造商運用混合鍵合（hybrid bonding）及矽穿孔（TSV）技術，將小晶片整合至先進2.5D和3D封裝中，既提高其效能和可靠性，也擴大了應材在異質…
創新SOT-MRAM架構 提升新一代底層快取密度 (2023.04.17)
要將自旋軌道力矩磁阻式隨機存取記憶體（SOT-MRAM）用來作為底層快取（LLC），目前面臨了三項挑戰；imec在2022年IEEE國際電子會議（IEDM）上提出一套創新的SOT-MRAM架構，能夠一次解決這些挑戰。…
非銅金屬半鑲嵌製程 實現窄間距雙層結構互連 (2022.08.05)
imec展示全球首次實驗示範採用18nm導線間距的雙金屬層半鑲嵌模組，強調窄間距自對準通孔的重要性，同時分析並公開該模組的關鍵性能參數，包含通孔與導線的電阻與可靠度。…
關於台積電的2奈米製程，我們該注意什麼？ (2022.07.29)
台積在6月底正式宣布了他們的2nm技術藍圖，有什麼重要性？又會帶出哪些半導體製造技術的風向球？本文就從技術演進，以及市場競爭與成本的角度來切入分析。…
新一代單片式整合氮化鎵晶片 (2022.05.05)
氮化鎵或氮化鋁鎵（AlGaN）的複合材料能提供更高的電子遷移率與臨界電場，結合HEMT的電晶體結構，就能打造新一代的元件與晶片。…
評比奈米片、叉型片與CFET架構 (2022.04.21)
imec將於本文回顧奈米片電晶體的早期發展歷程，並展望其新世代架構，包含叉型片（forksheet）與互補式場效電晶體（CFET）。…
科林研發打造革命性新蝕刻技術 推動下一代3D記憶體製造 (2021.01.29)
晶片製造商為智慧型手機、繪圖卡、和固態硬碟等應用所建構的3D 記憶體元件，促使業界持續透過垂直增加元件尺寸和橫向減小關鍵尺寸（CD）來降低每世代製程節點間的單位位元成本。這已把3D NAND 和 DRAM 的蝕刻深寬比推升到新的境界。 科林…