第五代行動通訊系統（5th generation mobile networks）分別有兩種網路佈建架構，第一種為傳統型All in one基地台架構模式，其架構是將CU/DU/RU執行在同一個單元上，其好處可以降低網路延遲，訊號處理佳且佈建簡單，缺點就是非傳統電信業者跨入難度高。第二種為O-RAN聯盟所制定，O-RAN是將CU、DU和RU單元分開，目的就是要降低5G網路布建的難度，同時讓未曾踏入該領域的公司降低佈建難度，讓傳統電信業者可以建置企業專網，但缺點就是對於點對點之間的訊號延遲要求高。不管如何，這兩種架構模式都必須依照3GPP規範的通訊架構。
 |
因此，本篇將介紹Microchip網路同步解決方案以及高速網路通訊之phase noise的要求。
趨勢與需求
智慧城市、無人工廠、VR/IR/AR和無人載具的應用已經成為未來的城市規劃趨勢，因此需要眾多的UE裝置且要求高品質傳輸，那麼良好的phase noise以及時間同步將會是很大的課題。
Microchip同步解決方案
Microchip擁有廣泛的網路同步產品以及完整同步解決方案，其中包括OCXO、Clock Generator、Clock Buffer、Azurite DPLL和TSN Switch等。
（I）OCXO、Clock Generator、Clock Buffer和Azurite DPLL
a. Vectron OCXO
其優勢如下：
●穩定性：在-40°C 至 125°C溫度範圍內達到±20 ppm穩定度
●Holdover：針對產品設計規格，Vectron OCXO可以提供從2小時到24小時的規格
●靈活性：可配合產品規格調整輸出頻率
b. Clock Generator
其優勢如下：
●超低附加相位雜訊特性
●可配合產品規格調整輸出頻率
●可優化系統Clock map節省電路板空間和BOM成本
c. Clock Buffer
其優勢如下：
●擴充Clock輸出組數
●超低附加相位雜訊特性
d. Azurite DPLL
其優勢如下：
●超低附加相位雜訊特性
●可配合產品規格調整輸出頻率
●可優化系統Clock map節省電路板空間和BOM成本
●支援SyncE/PTP同步功能
（II）Microchip提供時序同步解決方案及TSN switch 同步解決方案
a. 時序同步解決方案，這個解決方案不限制NPU平台，只需搭配Azurite
DPLL以及Microchip時序原始碼，且能配合客戶應用支援 T-GM（Grand Master Clock），T-BC（Boundary Clock），T-TC（Transparent Clock）及T-TSC（Time Slave Clock）同步架構。
b. TSN switch 同步解決方案，這個解決方案則需要搭配Microchip平台，以及時序二維碼，且能配合客戶應用支援 T-GM（Grand Master Clock），T-BC（Boundary Clock），T-TC（Transparent Clock）及T-TSC（Time Slave Clock）同步架構。
（III）網路同步的應用
a. 在O-RAN同步應用中，提供了四種網路同步的架構，分別為：Configuration LLS-C1、LLS-C2、LLS-C3和LLS-C4。不管是哪一個組態對於Microchip同步方案皆能滿足其應用。
 |
b. Microchip同步方案能滿足ITU G.8261.1/G.8273.1/G.8273.2規範。
歡迎參閱下列Microchip網址，了解更多相關的產品資訊：
●時序解決方案（Timing solution）：https://www.microchip.com/en-us/products/clock-and-timing/components
本文作者為：Microchip高級應用工程師 胡登程
