美國飛思卡爾半導體（Freescale Semiconductor）發表了利用45nm SOI技術所製造的新一代多核SoC架構Multi-Core Communications Platform。該架構將用於接入網路的嵌入產品。除將整合32個以上內核的晶片通信技術CoreNet之外，還採用了工作頻率最高為1.5GHz的Power架構CPU核心e500-mc，以及配備共用三級緩衝記憶體的構造等。該架構SoC將於2008年下半年開始以樣品供貨。
CoreNet能夠在連接CPU核心、內存控制器、周邊電路的晶片網路上，根據節點數量的增加，提高數據傳輸速度。可與在網狀網上一樣進行工作，擁有保持分級記憶體一致性的硬體機構。
e500-mc內核內部配備一級緩衝記憶體。新一代多核SoC會為每個e500-mc內核增加二級緩衝記憶體，設置數MB的共用三級緩衝記憶體。利用增加緩衝記憶體的級數，不僅能夠減少CPU內核的暫時停機，而且能夠減少內核之間以及與主存的通信。這與在目前的PowerQUICC III產品群中二級緩衝記憶體相同，輸入輸出、加速器等周邊電路可以使用通用的內存介面，與三級緩衝記憶體溝通。
