Actel宣佈推出最新的Libero整合設計環境(IDE)6.2版本，它整合了同類中最佳的設計工具，擁有設計分析和時序收斂的嶄新重要功能，以使得現場可編程閘陣列(FPGA)設計人員在品質、效率和功能方面獲得最好的效果。與Libero 6.2一同推出的還有Actel全新SmartTime靜態時序分析環境，能夠協助客戶分析和管理時序抑制、執行高級的時序驗證，並透過與時序驅動的場所和路由緊密整合而確保了可預測的時序收斂。
在這個Libero版本中，Actel和Mentor進一步合作，把Mentor Graphics的ModelSim AE模擬作為Libero“Gold”套裝軟體中的重要組成部分，Libero Gold套裝軟體現可免費提供給Actel的所有客戶。此外，Libero 6.2 IDE也包括Synplicity的增強合成功能和Magma Design Automation的實體合成性能。現今，Libero更可在Linux和Solaris平臺上運行。
Actel反熔絲產品和工具行銷總監Saloni Howard-Sarin表示：“Actel將自行開發的工具和第三方EDA解決方案結合在一起，所提供新的環境和方法能協助用戶透過更簡便和合時的途徑，達成其設計目標。新版本的Libero IDE中包括了用於設計分析和時序收斂的重要嶄新功能。用戶能將時序抑制加諸於其設計中，管理和分析這些抑制的影響，以及更有效地進行設計的時序收斂，並同時實現更高的性能。”
