據EE Times網站報導，在國際實體設計論壇（ISPD '04）中，美國喬治亞技術學院微電子研究中心（Microelectronics Research Center at the Georgia Institute of Technology）主任James Meindl發表專題演講，介紹目前該中心在電氣、光學和熱互連領域的最新研究；Meindl在演講中指出，「互連問題」正已經對下一代晶片的時序、功率和成本造成威脅。
該報導引述Meindl看法表示，MOSFET在0.1微米製程中，內部的開關延遲為5皮秒，而RC反應時間為每1mm就達30皮秒。這種6比1的差距將演變為100比1的差距。因此互連已成為延遲、能量耗散及晶片光罩層數的重點決定因素。
Meindl在演講中舉許多來自Interconnect Focus Center的解決方案做為說明案例，這是總部設在該喬治亞技術學院、由DARPA資助的計畫。該計畫包含12所大學、60個系和133個研究生。
Meindl指出，該計畫有兩大驅動力。其中之一是每秒40 Terabit運算和通訊晶片，光互連超過1000訊息通道；另一個是整合多種製程技術的低能量、混合訊號無線節點。
