厚翼科技（HOY technologies）所研發的「記憶體測試電路開發環境—BRAINS」，從整體的晶片設計切入，全自動的判讀記憶體並將其分群，讓使用者能輕易產生最佳化的BIST電路。
當下半導體最火的討論話題非AI(Artificial Intelligence;人工智慧)莫屬， AI相關設計日益增長，AI相關應用晶片設計也相對蓬勃發展，雖於起始階段，但許多企業早已投入，看準未來將會有很大的成長空間。據估計，機器學習與人工智慧等相關半導體產值，2021年將從今年的82 億美元成長至350億美元。發展AI的關鍵技術包含演算法、運算引擎、高效能運算平台以及大數據資料庫，這些技術都需要龐大的記憶體儲存空間，當系統晶片（System on Chip, SoC）變得更為複雜且用到更多的記憶體時，便需要更簡便且準確的記憶體測試功能。
現今AI相關的晶片設計，需要處理更多且更複雜的運算與大量資料的儲存，晶片的尺寸會比以前的設計大上許多，而晶片實作(implement)方面因為本身設計很大，較之前更難以實作以及花費更多的時間。
有鑑於此，厚翼科技(HOY)特別根據這項需求發展出新的巢狀階層式實作(Nested Bottom-Up)功能，客戶能使用此功能將晶片設計切成許多細小的模塊(Block)，並可先根據細小的模塊(Block)來加入相對的BIST(Built-In Self-Test)設計。將設計分切小後，客戶可利用該巢狀階層式實作(Nested Bottom-Up)功能將實作(Implement)的時間縮短，且有相當大的彈性可讓其他較重要的IP可以reuse。目前已經有客戶採用「記憶體測試電路開發環境—BRAINS」在『智慧語音識別』的晶片上。
