帳號:
密碼:
智動化 / 新聞 /

新思科技成功完成台積電7奈米FinFET製程IP組合投片
[SmartAuto 廖家宜 報導]   2017年09月19日 星期二 瀏覽人次: [8622]

新思科技今日宣布針對台積電7奈米製程技術,已成功完成DesignWare 基礎及介面PHY IP組合的投片。與16FF+製程相比,台積電7奈米製程能讓設計人員降低功耗達60%或提升35%的效能。藉由提供針對台積電最新7奈米製程的IP組合,新思科技協助設計人員達到行動、車用及高效能運算應用在功耗及效能上的要求。

用於台積公司7奈米製程技術的DesignWare 基礎及介面IP能加速行動、車用及高效能運算SoC的上市時程。
用於台積公司7奈米製程技術的DesignWare 基礎及介面IP能加速行動、車用及高效能運算SoC的上市時程。

DesignWare 基礎及介面PHY IP組合的投片,其中包括邏輯庫、嵌入式記憶體、嵌入式測試及修復、 USB 3.1/2.0、 USB-C 3.1/DisplayPort 1.4、DDR4/3、 MIPI D-PHY、 PCI Express 4.0/3.1、乙太網路 及SATA 6G。其他DesignWare IP,包括LPDDR4x、HBM2 和MIPI M-PHY,預計於2017年完成投片。

台積電設計基礎架構行銷事業部資深協理Suk Lee表示,過去十多年來,新思科技一直與台積電保持密切合作,針對台積電不同階段製程開發出高品質IP。針對台積電7奈米製程,新思科技成功完成DesignWare 基礎及介面IP組合的投片,顯示其在IP領域的領導地位,新思科技所開發的IP能協助雙方客戶透過台積電製程技術,達到在功耗、效能和晶片面積等方面的提升。

而新思科技IP暨原型建造行銷副總裁John Koeter也指出,身為實體IP廠商,新思科技成功地在FinFET製程完成超過100次投片。新思科技致力於投資開發應用於最先進製程的IP,協助客戶實現必要功能並設計出具市場區隔的SoC。針對台積電7奈米製程,新思科技成功完成DesignWare 基礎及介面IP組合的投片,讓設計人員有信心在整合IP與SoC時能大幅降低風險,並加速專案時程。

相關新聞
行動通訊與高速介面雙主題 安立知年度盛會引領通訊量測技術潮流
愛德萬測試:半導體長期趨勢不變 測試維持健康榮景
勤崴自駕接駁服務落地 成台積電廠外自動化推手
伊頓響應台積基金會與SEMI 共同採購零接觸防疫採檢站
產學大聯盟創多項專利 奠定前瞻科技基礎
comments powered by Disqus
  相關產品
» 意法半導體推出適用M2M及與GSMA相容的eSIM卡晶片
» ADI新款Nanopower一次電池健康狀態監視器整合精密庫侖計數器
» 意法半導體8x8區測距飛行時間感測器創新應用
» 意法半導體 LED電視200W數位電源解決方案滿足節能設計高標準
» 意法半導體通用微控制器STM32U5通過PSA 3級和SESIP 3安全認證
  相關文章
» NanoEdge AI 解決方案協助嵌入式系統開發應用
» 利用PMBus數位電源系統管理器進行電流感測
» 利用Time-of-Flight感測器開發3D手勢辨識
» 燈塔工廠的關鍵技術與布局
» 運用FP-AI-VISION1的影像分類器


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 / E-Mail: webmaster@hope.com.tw