账号:
密码:
智动化 / 新闻 /

新思科技成功完成台积电7奈米FinFET制程IP组合投片
Dressing udstyr   2017年09月19日 星期二 浏览人次: [8621]

新思科技今日宣布针对台积电7奈米制程技术,已成功完成DesignWare 基础及介面PHY IP组合的投片。与16FF+制程相比,台积电7奈米制程能让设计人员降低功耗达60%或提升35%的效能。藉由提供针对台积电最新7奈米制程的IP组合,新思科技协助设计人员达到行动、车用及高效能运算应用在功耗及效能上的要求。

用於台积公司7奈米制程技术的DesignWare 基础及介面IP能加速行动、车用及高效能运算SoC的上市时程。
用於台积公司7奈米制程技术的DesignWare 基础及介面IP能加速行动、车用及高效能运算SoC的上市时程。

DesignWare 基础及介面PHY IP组合的投片,其中包括逻辑库、嵌入式记忆体、嵌入式测试及修复、 USB 3.1/2.0、 USB-C 3.1/DisplayPort 1.4、DDR4/3、 MIPI D-PHY、 PCI Express 4.0/3.1、乙太网路 及SATA 6G。其他DesignWare IP,包括LPDDR4x、HBM2 和MIPI M-PHY,预计於2017年完成投片。

台积电设计基础架构行销事业部资深协理Suk Lee表示,过去十多年来,新思科技一直与台积电保持密切合作,针对台积电不同阶段制程开发出高品质IP。针对台积电7奈米制程,新思科技成功完成DesignWare 基础及介面IP组合的投片,显示其在IP领域的领导地位,新思科技所开发的IP能协助双方客户透过台积电制程技术,达到在功耗、效能和晶片面积等方面的提升。

而新思科技IP暨原型建造行销??总裁John Koeter也指出,身为实体IP厂商,新思科技成功地在FinFET制程完成超过100次投片。新思科技致力於投资开发应用於最先进制程的IP,协助客户实现必要功能并设计出具市场区隔的SoC。针对台积电7奈米制程,新思科技成功完成DesignWare 基础及介面IP组合的投片,让设计人员有信心在整合IP与SoC时能大幅降低风险,并加速专案时程。

相关新闻
行动通讯与高速介面双主题同步 安立知年度盛会引领通讯量测技术潮流
爱德万测试:半导体长期趋势不变 测试维持健康荣景
勤崴扩大自驾接驳服务落地 成台积电绿色接驳推手
伊顿响应台积基金会与SEMI 共同采购零接触防疫采检站
产学大联盟创多项专利 奠定前瞻科技基础
comments powered by Disqus
  相关产品
» 意法半导体推出适用M2M及与GSMA相容的eSIM卡晶片
» ADI新款Nanopower一次电池健康状态监视器整合精密库仑计数器
» 意法半导体8x8区测距飞行时间感测器创新应用
» 意法半导体 LED电视200W数位电源解决方案满足节能设计高标准
» 意法半导体通用微控制器STM32U5通过PSA 3级和SESIP 3安全认证
  相关文章
» NanoEdge AI 解决方案协助嵌入式开发应用
» 利用PMBus数位电源系统管理器进行电流感测
» 利用Time-of-Flight感测器开发3D手势辨识
» 灯塔工厂的关键技术与布局
» 运用FP-AI-VISION1的影像分类器


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 / E-Mail: webmaster@hope.com.tw